Hierarchie paměti v počítači

Z Varhoo
(Rozdíly mezi verzemi)
Přejít na: navigace, hledání
m (Lokalita)
m
 
Řádka 48: Řádka 48:
 
* Cache MISS - Data jsou žádána do RVP nižší úrovně / operační paměti
 
* Cache MISS - Data jsou žádána do RVP nižší úrovně / operační paměti
 
* Nutno přečíst z operační paměti celý řádek (cache LINE)
 
* Nutno přečíst z operační paměti celý řádek (cache LINE)
  +
== Odkazy ==
  +
[https://fituska.eu/viewtopic.php?f=323&t=13084 Diskuze na fituška.eu]
  +
  +
  +
[[Kategorie:Státnice 2010 (FIT-VUT)]]

Aktuální verze z 21. 5. 2010, 17:43

Obsah

[editovat] Otázka č. 4

Hierarchie paměti v počítači (typy a principy pamětí, princip lokality, organizace rychlé vyrovnávací paměti).

[editovat] Hierarchie

  • Primární paměť - operační (nad ní registry, L1, L2, L2)
  • Sekundární paměť - HDD
  • Terciární - CD, DVD ...

[editovat] Lokalita

Obecně platí, čím blíže k procesoru, tím menší a rychlejší paměť -> čím blíže, tím je „1MB“ dražší

  • Registry - součást procesoru
  • L1 - součást procesoru
  • L2 - u procesoru
  • RAM - přes sběrnici a řadič

[editovat] Typy

[editovat] DRAM

  • Velmi jednoduchá, nízké provozní náklady
  • Vyšší přístupová doba (60-70ns) - nutnost refresh - vybití kondensátoru, kdy by neměl
  • čas potřebný k nabití a vybití kondensátoru
  • Použití na operační paměť,

modifikace:

  1. SDRAM - synchronní DRAM
  2. RDRAM - RAMBus DRAM
  • Někdy RDRRAM (RAMBus Direct)
  • Menší šířka přenášených dat na 15 bitech (SDRAM - 64bitů)
  • Realizace přenosů od obou hran synchronizačního pulsu
  • Menší šířka z důvodu menších problémů s přeslechy -> vyšší rychlosti přenosu.

[editovat] SRAM

  • Statická RAM
  • Uchovává informaci po celou dobu připojení elektrické energie
  • Mají menší přístupovou dobu (15-20ns), ale vyšší složitost -> rostou náklady
  • Použití cache paměti

[editovat] CACHE paměti

  • Rychlá vyrovnávací paměť (RVP)
  • Realizována SRAM
  • DRAM - Má nutné čekací stavy (pokud není možné realizovat požadavek)
  • SRAM - Bez čekacích stavů
  • Přístupová doba DRAM -> nutnost dalšího prvku - RVP

Spolupráce procesor SRAM / DRAM:

  • Procesor žádá data, uloží adresu na sběrnici
  • Zjišťuje se, jestli jsou požadovaní data v RVP
  • Cache HIT - Data jsou v RVP a vrácena procesoru - vše bez čekacích stavů
  • Cache MISS - Data jsou žádána do RVP nižší úrovně / operační paměti
  • Nutno přečíst z operační paměti celý řádek (cache LINE)

[editovat] Odkazy

Diskuze na fituška.eu

Osobní nástroje