Hierarchie paměti v počítači
Z Varhoo
(Rozdíly mezi verzemi)
m (→CACHE pamě) |
m (→Lokalita) |
||
Řádka 8: | Řádka 8: | ||
== Lokalita == |
== Lokalita == |
||
+ | Obecně platí, čím blíže k procesoru, tím menší a rychlejší paměť -> čím blíže, tím je „1MB“ dražší |
||
+ | |||
* Registry - součást procesoru |
* Registry - součást procesoru |
||
* L1 - součást procesoru |
* L1 - součást procesoru |
||
* L2 - u procesoru |
* L2 - u procesoru |
||
* RAM - přes sběrnici a řadič |
* RAM - přes sběrnici a řadič |
||
− | * Obecně platí, čím blíže k procesoru, tím menší a rychlejší paměť -> čím blíže, tím je „1MB“ dražší |
||
== Typy == |
== Typy == |
Verze z 21. 5. 2010, 16:40
Obsah |
Otázka č. 4
Hierarchie paměti v počítači (typy a principy pamětí, princip lokality, organizace rychlé vyrovnávací paměti).
Hierarchie
- Primární paměť - operační (nad ní registry, L1, L2, L2)
- Sekundární paměť - HDD
- Terciární - CD, DVD ...
Lokalita
Obecně platí, čím blíže k procesoru, tím menší a rychlejší paměť -> čím blíže, tím je „1MB“ dražší
- Registry - součást procesoru
- L1 - součást procesoru
- L2 - u procesoru
- RAM - přes sběrnici a řadič
Typy
DRAM
- Velmi jednoduchá, nízké provozní náklady
- Vyšší přístupová doba (60-70ns) - nutnost refresh - vybití kondensátoru, kdy by neměl
- čas potřebný k nabití a vybití kondensátoru
- Použití na operační paměť,
modifikace:
- SDRAM - synchronní DRAM
- RDRAM - RAMBus DRAM
- Někdy RDRRAM (RAMBus Direct)
- Menší šířka přenášených dat na 15 bitech (SDRAM - 64bitů)
- Realizace přenosů od obou hran synchronizačního pulsu
- Menší šířka z důvodu menších problémů s přeslechy -> vyšší rychlosti přenosu.
SRAM
- Statická RAM
- Uchovává informaci po celou dobu připojení elektrické energie
- Mají menší přístupovou dobu (15-20ns), ale vyšší složitost -> rostou náklady
- Použití cache paměti
CACHE paměti
- Rychlá vyrovnávací paměť (RVP)
- Realizována SRAM
- DRAM - Má nutné čekací stavy (pokud není možné realizovat požadavek)
- SRAM - Bez čekacích stavů
- Přístupová doba DRAM -> nutnost dalšího prvku - RVP
Spolupráce procesor SRAM / DRAM:
- Procesor žádá data, uloží adresu na sběrnici
- Zjišťuje se, jestli jsou požadovaní data v RVP
- Cache HIT - Data jsou v RVP a vrácena procesoru - vše bez čekacích stavů
- Cache MISS - Data jsou žádána do RVP nižší úrovně / operační paměti
- Nutno přečíst z operační paměti celý řádek (cache LINE)